Universidad de Magallanes

Investigación


Dirección de Investigación


facebook twitter youtube
01 de agosto del 2019

순차회로 예제

이제 조합 회로에 대한 단순화된 부울 함수를 파생시킬 수 있습니다. 입력 변수는 Q0, Q1 및 x입니다. 출력은 변수 J0, K0, J1 및 K1입니다. 진실 테이블의 정보는 그림 14에 표시된 Karnaugh 맵에 그려져 있습니다. 전제 조건 – 디코더를 사용하는 조합 회로, 순차 회로 조합 회로의 도입은 모든 출력을 생성하는 이전 입력에 의존하지 않는 시간 독립적 회로로 정의되는 조합 회로라고합니다. 순차 회로는 클럭 사이클에 종속되며 출력을 생성하기 위해 현재및 과거 입력에 따라 달라집니다. 플립 플롭은 일반적으로 입력을 샘플링하고 연속적이지 않은 특정 시간의 순간에만 출력을 변경하는 순차 회로입니다. 플립 플롭은 래치처럼 레벨이 트리거되는 대신 에지 에지 민감성 또는 에지 트리거라고합니다. 조합 회로는 메모리를 사용하지 않습니다. 따라서 입력의 이전 상태는 회로의 현재 상태에 영향을 미치지 않습니다.

그러나 순차 회로에는 메모리가 있으므로 출력은 입력에 따라 달라질 수 있습니다. 이 유형의 회로는 이전 입력, 출력, 클럭 및 메모리 요소를 사용합니다. 기본적으로 추가 활성화 입력이 있는 NAND 게이트를 사용하는 S-R 래치입니다. 레벨 트리거 SR-FF라고도 합니다. 이를 위해, 출력의 회로는 활성화 입력 (E)가 활성화된 경우에만 일어난다. 단락에서 이 회로는 E = 1인 경우 S-R 래치로 작동하지만 E = 0인 경우 출력에는 변화가 없습니다. 상태 다이어그램에서 표 9에 표시된 상태 테이블을 생성할 수 있습니다. 이 회로에는 출력 섹션이 없습니다. 4개 주를 나타내기 위해 두 개의 플립플롭이 필요하며 Q0Q1로 지정됩니다. 입력 변수는 x로 레이블이 지정됩니다. .

. 따라서 클럭 = 0 및 슬레이브가 활성화되면 슬레이브의 출력은 Q = 0 및 Q 막대 = 1로 유지됩니다. 따라서 우리는 마스터 슬레이브에서 안정적인 출력을 얻을. S = R = 0인 경우 NAND 게이트 3과 4의 출력은 강제로 1이 됩니다. 시계 = 1 – 마스터 활성, 비활성 슬레이브. 따라서 마스터의 출력은 Q1 = 0 및 Q1 막대 = 1이 됩니다. 즉, S = 0 및 R =1을 의미합니다. 토글 플립 플롭은 기본적으로 J와 K 단말이 영구적으로 함께 연결된 JK 플립 플롭입니다. 기호 다이어그램에 표시된 대로 T로 표시된 입력만 있습니다. T 플립 플롭을 트리거 한 양수 가장자리에 대한 기호는 블록 다이어그램에 표시됩니다.

. 따라서 R`과 S`는 둘 다 1과 같습니다. S`와 R`은 NAND 게이트를 사용하는 기본 S-R 래치의 입력이므로 출력 상태에는 변화가 없습니다.

inicio atrás arriba

DESTACADOS

  • LINKS


  • Dirección de Investigación

    Investigación • Avenida Bulnes 01890 • Punta Arenas • Chile
    Teléfono: +56 61 2 209 397 • Email: dir.investigacion@umag.cl